

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
Федеральное государственное бюджетное образовательное учреждение высшего
профессионального образования

«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ
И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)

УТВЕРЖДАЮ
Зав. кафедрой КИПР, проф.
В.Н.Татаринов
" ___ " _____ 2012 г.

МЕТОДИЧЕСКИЕ УКАЗАНИЯ ПО ОРГАНИЗАЦИИ САМОСТОЯТЕЛЬНОЙ РАБОТЫ СТУДЕНТОВ ЗАОЧНОЙ ФОРМЫ ОБУЧЕНИЯ

по дисциплине: **Схемотехника компьютерных технологий**
для специальности: **210201 – Проектирование и технология
радиоэлектронных средств**
Факультет: **Заочный и вечерний (ЗиВФ)**
Профилирующая кафедра: **Конструирования и производства
радиоаппаратуры (КИПР)**
Выпускающая кафедра: **Конструирования и производства
радиоаппаратуры (КИПР)**

Курс – 5
Сессия – зимняя, летняя
Учебный план набора 2007 г. и последующих лет

Распределение учебного времени

Курс	5		Итого
	Зимняя	Летняя	
Лекции	12	8	20
Лабораторные занятия	4	8	12
Всего ауд. занятий	16	16	32
Самостоятельная работа	56	62	118
В том числе часов на аттестацию		9 (экз)	9 (экз)
Общая трудоемкость	72	78	150

Экзамен – летняя сессия 5 курса

Разработал:
Доцент кафедры КИПР

Д.В.Озёркин

1 ВВЕДЕНИЕ

Самостоятельная работа студентов является частью учебного процесса при подготовке квалифицированных специалистов, способных самостоятельно и творчески решать стоящие перед ними задачи. В ходе самостоятельной работы формируются важнейшие профессиональные навыки будущего специалиста, такие как: внутренняя готовность к самообразованию в профессиональной сфере, самостоятельность, инициативность и ответственность, умение работать с источниками информации.

Каждая дисциплина должна иметь методическое сопровождение по самостоятельному изучению разделов и тем, указанных в рабочей программе, по написанию рефератов, выполнению расчетно-графических и лабораторных работ. В связи с этим эффективная организация самостоятельной работы студентов требует проведения целого ряда мероприятий, создающих предпосылки и условия для реализации самостоятельной работы, а именно:

- обеспечение студентов информационными ресурсами (учебными пособиями, справочниками, банками индивидуальных заданий);
- обеспечение студентов методическими материалами (учебно-методическими практикумами, сборниками задач, указаниями по выполнению лабораторных работ);
- наличие материальных ресурсов (персональных компьютеров, измерительного и технологического оборудования для выполнения заданий);
- организация консультаций преподавателей;
- возможность публичного обсуждения теоретических и практических результатов, полученных студентом самостоятельно.

Важным элементом в организации самостоятельной работы студентов является контроль. Контроль требует разработки преподавателем контролирующих материалов в текстовом или тестовом исполнении, а при использовании персональных компьютеров – пакета прикладных программ для проверки знаний студентов. Эффективная система контроля (в том числе электронная система контроля), наряду с рейтинговой системой оценки знаний, позволит добиться систематической самостоятельной работы студентов и повысить качество обучения.

Методические указания разработаны в соответствии с рекомендациями по организации самостоятельной работы студентов (письмо Минобрнауки РФ от 27.11.2002 «Об активизации самостоятельной работы студентов высших учебных заведений»).

2 ЦЕЛИ И ЗАДАЧИ ДИСЦИПЛИНЫ

2.1 Цели и задачи дисциплины

Дисциплина «Схемотехника компьютерных технологий» является региональным компонентом ГОС ВПО 654300-2000 и относится к циклу общепрофессиональных дисциплин. Общая трудоемкость 150 часов.

Целью преподавания дисциплины **схемотехника компьютерных технологий** является ознакомление студентов с современными тенденциями цифровой схемотехники при проектировании микропроцессорных и компьютерных устройств.

Основными задачами изучения дисциплины являются:

- представление о технических решениях в области радиоэлектронных и электронно-вычислительных средств, обеспечивающих научно-технический прогресс;
- представление о перспективах развития элементной базы и схемотехнических решениях, положенных в основу проектирования микропроцессорных и компьютерных устройств;
- знание о методах и подходах, направленных на разработку конкурентоспособной продукции в сфере цифровых технологий.

2.2 Требования к уровню освоения содержания дисциплины

В результате изучения курса студенты должны:

знать:

- технические характеристики и экономические показатели лучших отечественных и зарубежных образцов конструкций микропроцессорных и компьютерных устройств;
- технические требования, предъявляемые к готовой продукции в сфере цифровых технологий;

уметь:

- проводить анализ возможностей построения цифровых устройств на перспективных физических принципах функционирования;
- выполнять математическое моделирование цифровых устройств с целью оптимизации их параметров;

иметь опыт:

- по выбору оптимальных проектных решений, отвечающих целям функционирования и обеспечения характеристик цифрового устройства, определяющих его качество.

2.3 Перечень обеспечивающих дисциплин

Дисциплина опирается на знания и представления, приобретенные студентами при изучении следующих дисциплин:

- ЕН.Ф.06 Физические основы микроэлектроники (дидактические единицы: электропроводность твердых тел; контактные явления; поверхностные явления в полупроводниках, поверхностная рекомбинация; полевой транзистор);

- ОПД.Ф.04.01 Общая электротехника и электроника. Часть 2 (дидактические единицы: полупроводниковые диоды; биполярные транзисторы; полупроводниковые элементы интегральных микросхем; приборы с зарядовой связью);

- ОПД.Ф.11 Основы проектирования электронных средств (дидактические единицы: структура и классы электронных средств; факторы, определяющие построение электронных средств: факторы окружающей среды, системные факторы, факторы взаимодействия в системе "человек - машина");

- СД.02 Интегральные устройства радиоэлектроники (дидактические единицы: основные структуры полупроводниковых интегральных схем (ИС); структуры биполярных ИС, структуры ИС на полевых транзисторах; структуры сверхбольших ИС на полупроводниках группы $A^{III}B^V$);

- ОПД.Ф.10 Схемотехника электронных средств (дидактические единицы: основы импульсной и цифровой схемотехники; основные цифровые устройства: триггеры, счетчики, логические устройства, регистры, запоминающие устройства, преобразователи сигналов; микропроцессорные комплексы и устройства.)

3 СОДЕРЖАНИЕ ЛЕКЦИОННОГО КУРСА

3.1 Разделы дисциплины и виды аудиторных занятий

№ п/п	Раздел дисциплины	Лекции и (20 ч.)	Лабораторные занятия (12 ч.)
1	Схемотехнические проблемы построения цифровых узлов и устройств	2	4
2	Функциональные узлы комбинационного типа	2	4
3	Функциональные узлы последовательностного типа (автоматы с памятью)	2	4
4	Запоминающие устройства	2	
5	Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах	2	
6	Интерфейсные БИС/СБИС микропроцессорных комплектов	2	
7	Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы	2	
8	Современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.)	4	
9	Методика и средства проектирования цифровых устройств	2	

3.2 Разделы лекционного курса

3.2.1 Схемотехнические проблемы построения цифровых узлов и устройств - 2 часа, самостоятельная работа 1 ч

Простейшие модели и система параметров логических элементов. Типы выходных каскадов цифровых элементов.

Методические указания. Этот раздел является основополагающим и тщательное его усвоение является обязательным не только для успешного изучения курса, но и для целого цикла общепрофессиональных дисциплин. Материал лучше всего изучать, используя основное пособие [3].

3.2.2 Функциональные узлы комбинационного типа - 2 часа, самостоятельная работа 1 ч

Введение в проблематику проектирования цифровых устройств комбинационного типа. Двоичные дешифраторы.

Методические указания. Этот раздел также является общим и важным для усвоения многих последующих разделов курса и приложений. Нужно хорошо понять физику и математическую основу описания функциональных узлов комбинационного типа, в частности, математический аппарат Булевой алгебры. Материал лучше всего изучать, используя основную литературу [3].

3.2.3 Функциональные узлы последовательностного типа (автоматы с памятью) - 2 часа, самостоятельная работа 1 ч

Триггерные автоматы (элементарные автоматы). Классификация. Основные сведения. Схемотехника триггерных устройств.

Методические указания. Необходимо четко разделять триггеры по логике работы и по способу приема информации. Каждый из типов триггеров имеет время предустановки и время выдержки. Хорошо представлять способы описания триггеров. Обратит внимание, что знание основ схемотехники триггерных устройств облегчает их правильное применение в различных условиях, в том числе и не всегда оговоренных в справочной литературе. В качестве литературы могут быть рекомендована основная [3].

3.2.4 Запоминающие устройства - 2 часа, самостоятельная работа 1 ч

Основные сведения. Система параметров. Классификация. Основные структуры запоминающих устройств.

Методические указания. Обратит внимание на то, что микросхемы памяти занимают около 40% в общем объеме выпуска ИС и играют важнейшую роль во многих системах различного назначения. Следует четко представлять себе иерархию памяти ЭВМ. Отметить, что важнейшие параметры запоминающих устройств находятся в противоречии. Основная литература [3].

3.2.5 Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах - 2 часа, самостоятельная работа 1 ч

Микропроцессорные комплекты БИС/СБИС. Структура и функционирование микропроцессорной системы. Микроконтроллеры.

Методические указания. Популярность микропроцессоров объясняется тем, что их появление привело к внедрению вычислительной техники в самые разнообразные сферы жизни. Микропроцессоры появились, когда уровень интеграции ИС достиг значений, при которых необходимые для программной реализации алгоритмов блоки удалось разместить на одном

или нескольких кристаллах. Трехшинная структура микропроцессорных систем с шинами адресов, данных и управления. Основная литература [3].

3.2.6 Интерфейсные БИС/СБИС микропроцессорных комплектов - 2 часа, самостоятельная работа 1 ч

Интерфейсы микропроцессорных систем. Шинные формирователи и буферные регистры.

Методические указания. Обратить внимание на аспекты стандартизации интерфейса: функциональная, электрическая и механическая совместимость. Уяснить, что интерфейсы имеют развитую классификацию по признакам конфигурации цепей связи между объектами, способу передачи информации, режиму передачи данных, способу обмена. Объяснить, почему на характер интерфейса существенно влияет область его применения. Знать интерфейс межмодульного обмена в микропроцессорных системах. Основная литература [3].

3.2.7 Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы - 2 часа, самостоятельная работа 1 ч

Программируемые логические матрицы. Схемотехника программируемых логических матриц.

Методические указания. Объяснить, почему возникло противоречие между ростом числа корпусов ИС и затратами средств и времени на проектирование БИС/СБИС. Понимать, что развитие БИС/СБИС с программируемой и репрограммируемой структурой оказалось настолько перспективным направлением, что привело к созданию новых эффективных средств разработки цифровых систем. Уяснить основные параметры программируемых логических матриц. Основная литература [3].

3.2.8 Современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.) - 4 часа, самостоятельная работа 2 ч

Классификация по конструктивно-технологическому типу программируемых элементов. Программируемые пользователем вентильные матрицы (FPGA).

Сложные программируемые логические схемы (CPLD) и СБИС программируемой логики смешанной архитектуры (FLEX и др.). СБИС программируемой логики типа «система на кристалле».

Методические указания. Сфера применения СБИС программируемой логики чрезвычайно широка, на них могут строиться не только крупные блоки систем, но и системы в целом, включая память и процессоры. Знать

классификацию СБИС программируемой логики по конструктивно-технологическому типу. Понимать процесс программирования СБИС программируемой логики. Знать, что такое логические блоки FPGA. Основная литература [3].

3.2.9 Методика и средства проектирования цифровых устройств - 2 часа, самостоятельная работа 1 ч

Классификация цифровых ИС с точки зрения методов проектирования. Области применения специализированных ИС различных типов.

Методические указания. Знать, что процесс проектирования - многошаговый и итерационный, с возвратами назад и пересмотром ранее принятых решений. Понимать, что характер проектирования существенно зависит от вида элементной базы. Объяснить укрупненную структуру алгоритмов проектирования цифровых устройств на основе микросхем программируемой логики. Различать цифровые интегральные схемы с точки зрения методов проектирования. Основная литература [3].

3.3 Разделы курса для самостоятельного изучения

3.3.1 Паразитные связи цифровых элементов по цепям питания. Передача сигналов в цифровых узлах и устройствах – 7 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по основной литературе [3, стр. 15 - 24]. Необходимо знать, что одной из важнейших задач при проектировании и эксплуатации цифровых устройств является борьба со сбоями из-за помех. Понимать, что при переключении элементов в цепях питания создаются кратковременные импульсные токи, благодаря чему сами элементы становятся источниками помех для соседних элементов. Знать понятие перекрестной помехи. Ознакомиться с искажениями сигналов в несогласованных линиях.

3.3.2 Приоритетные и двоичные шифраторы. Мультиплексоры и демультиплексоры. Универсальные логические модули на основе мультиплексоров. Компараторы. – 7 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по основной литературе [3, стр. 50 - 67]. Необходимо знать, что двоичные шифраторы выполняют операцию, обратную по отношению к операции дешифратора. Понимать, что приоритетный шифратор вырабатывает на выходе двоичный номер старшего запроса. Знать, что указатели старшей единицы решают в сущности ту же задачу, что и приоритетные шифраторы, но вырабатывают результат в иной форме.

3.3.3 Применение триггеров в схемах ввода и синхронизации логических сигналов. Введение в проблематику и методику проектирования автоматов с памятью. Регистры и регистровые файлы. – 7 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по основной литературе [3, стр. 117 – 132, 143 - 150]. Необходимо знать, что ввод логических сигналов от механических ключей – одно из типовых действий, позволяющее оператору воздействовать на цифровое устройство. Рассмотреть синхронизаторы одиночных импульсов. Ознакомиться с вводом асинхронных данных. Рассмотреть этапы проектирования автоматов с памятью.

3.3.4 Запоминающие устройства типа ROM(M), PROM, EPROM, EEPROM. Флэш-память. Использование программируемых ЗУ для решения задач обработки информации – 7 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по дополнительной литературе [3, стр. 195 - 221]. Необходимо знать, в чем заключается программирование постоянной памяти. Ознакомиться с программированием запоминающего устройства с плавкими перемычками. Разобраться с принципом работы транзистора типа ЛИЗМОП.

3.3.5 Управление памятью и внешними устройствами. Построение модуля памяти. Микропроцессор серии 1821 (Intel 8085A). Схемы подключения памяти и внешних устройств к шинам микропроцессорной системы – 7 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по дополнительной литературе [3, стр. 255 - 298]. Необходимо знать определение адресного пространства микропроцессорной системы. Рассмотреть структуры модуля памяти. Ознакомиться с видами обмена процессора во время операций записи и чтения данных. Рассмотреть структуру микропроцессора Intel 8085A.

3.3.6 Параллельные периферийные адаптеры. Программируемые связные адаптеры. Программируемые контроллеры прерываний – 7 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по дополнительной литературе [3, стр. 306 - 338]. Необходимо знать, что шинные формователи и порты осуществляют лишь непосредственную или буферизованную во времени передачу данных между микропроцессором и шиной данных.

Понимать, что при увеличении расстояний, на которые передаются данные, параллельные связи становятся неприемлемо сложными и дорогими. Знать, что система передачи может быть симплексной, полудуплексной и дуплексной. Ознакомиться с протоколами последовательного обмена: асинхронным и синхронным.

3.3.7 Воспроизведение скобочных форм переключательных функций. Схемы с программируемым выходным буфером. Схемы с двунаправленными выводами – 12 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по основной литературе [3, стр. 364, 368 - 371]. Необходимо знать, что с помощью программируемых логических матриц можно воспроизводить не только дизъюнктивные нормальные формы переключательных функций, но и скобочные формы. Рассмотреть функциональные разновидности ПЛМ и ПМЛ. Ознакомиться с дополнительными возможностями, которые дает программируемый буфер. Рассмотреть схему, в которой некоторые выводы можно приспособлять для работы в качестве входов или выходов в зависимости от программирования перемычек.

3.3.8 Параметры и популярные семейства СБИС программируемой логики. Интерфейс JTAG. Периферийное сканирование. Программирование в системе (ISP) – 12 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по дополнительной литературе [3, стр. 431 - 444]. Необходимо знать важнейшие параметры СБИС программируемой логики. Ознакомиться со структурой аппаратных средств интерфейса JTAG. Разобраться с реконфигурацией в системе, позволяющей легко производить изменения в логике работы.

3.3.9 «Ручное» проектирование цифрового устройства с использованием программируемой матричной логики. Методика и средства автоматизированного проектирования цифровых устройств – 12 ч самостоятельной работы.

Тема предусматривает самостоятельное изучение по дополнительной литературе [3, стр. 451 - 473]. Необходимо знать, что все современные методики проектирования цифровых устройств на базе сложных программируемых СБИС основаны на применении САПР. Рассмотреть средства описания проекта: графический и текстовый. Ознакомиться с языковым описанием представления объекта проектирования. Рассмотреть этапы проектных процедур.

4 ЛАБОРАТОРНЫЕ ЗАНЯТИЯ (12 ч)

Основной целью выполнения лабораторных работ является изучение допустимых и целесообразных методов и средств проектирования цифровой электроники.

При выполнении лабораторных работ студент должен продемонстрировать знание соответствующего теоретического материала и знакомство с учебно-методической литературой по заданной теме. Методические указания к лабораторным работам и варианты заданий [дополнительная литература 5] имеются на образовательном портале ТУСУРа, а также представлены непосредственно на кафедре КИПР.

Список лабораторных работ

№ п/п	Наименование лабораторных работ
1	Способы минимизации логических функций – 4 ч
2	Минимизация недоопределенных и системных логических функций – 4 ч
3	Универсальные логические модули на основе мультиплексоров – 4 ч

5 КОНТРОЛЬНЫЕ РАБОТЫ

5.1 Контрольная работа №1 - Базовые элементы логических интегральных микросхем.

Контрольная работа №1 выдается по вариантам и проводится по пояснению.

Вариант №1. Дана система логических интегральных микросхем с открытым коллектором К133ЛА7. Известно, что число объединенных выходов микросхем в этой системе $m = 3$, а число подключенных входов $n = 5$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №2. Дана система логических интегральных микросхем с открытым коллектором К155ЛА11. Известно, что число объединенных выходов микросхем в этой системе $m = 2$, а число подключенных входов $n = 4$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №3. Дана система логических интегральных микросхем с открытым коллектором К155ЛА13. Известно, что число объединенных выходов микросхем в этой системе $m = 5$, а число подключенных входов $n = 2$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №4. Дана система логических интегральных микросхем с открытым коллектором К134ЛА8. Известно, что число объединенных выходов микросхем в этой системе $m = 4$, а число подключенных входов $n = 4$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №5. Дана система логических интегральных микросхем с открытым коллектором КР1533ЛА7. Известно, что число объединенных выходов микросхем в этой системе $m = 6$, а число подключенных входов $n = 2$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения

сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №6. Дана система логических интегральных микросхем с открытым коллектором КР1533ЛА8. Известно, что число объединенных выходов микросхем в этой системе $m = 3$, а число подключенных входов $n = 4$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №7. Дана система логических интегральных микросхем с открытым коллектором К155ЛА10. Известно, что число объединенных выходов микросхем в этой системе $m = 2$, а число подключенных входов $n = 8$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №8. Дана система логических интегральных микросхем с открытым коллектором К155ЛН2. Известно, что число объединенных выходов микросхем в этой системе $m = 3$, а число подключенных входов $n = 3$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №9. Дана система логических интегральных микросхем с открытым коллектором К155ЛА7. Известно, что число объединенных выходов микросхем в этой системе $m = 5$, а число подключенных входов $n = 3$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Вариант №10. Дана система логических интегральных микросхем с открытым коллектором КР1533ЛА9. Известно, что число объединенных выходов микросхем в этой системе $m = 5$, а число подключенных входов $n = 4$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

5.2 Контрольная работа №2 - Элементы алгебры логики. Базисные логические функции.

Контрольная работа №2 выдается по вариантам и проводится по пояснению.

Вариант №1. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_2x_1 + \bar{x}_3\bar{x}_2\bar{x}_1 + x_3\bar{x}_2x_1$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №2. Используя тождества и законы булевой алгебры, минимизировать выражение $y = (x_2 + x_1)(x_3 + x_2 + \bar{x}_1)(\bar{x}_3 + \bar{x}_2 + x_1)$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №3. Используя тождества и законы булевой алгебры, минимизировать выражение $y = (x_3x_2x_1 + x_3\bar{x}_2\bar{x}_1)(x_3\bar{x}_2\bar{x}_1 + x_3\bar{x}_2x_1)$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №4. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_3x_1 + (\bar{x}_3x_2\bar{x}_1)(\bar{x}_2 + x_1)$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №5. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_2x_1 + \bar{x}_3x_2\bar{x}_1 + x_3x_2x_1$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №6. Используя тождества и законы булевой алгебры, минимизировать выражение $y = (x_3 + x_2 + x_1)(\bar{x}_3 + \bar{x}_2 + \bar{x}_1)(\bar{x}_3 + \bar{x}_2x_1)$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №7. Используя тождества и законы булевой алгебры, минимизировать выражение $y = (x_3x_2x_1 + x_3\bar{x}_2x_1)(x_3 + \bar{x}_2\bar{x}_1 + \bar{x}_2x_1)$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №8. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_3\bar{x}_1 + (\bar{x}_3\bar{x}_2\bar{x}_1)(x_2 + x_1)$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №9. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_2 + x_1 + x_3 + x_2 + x_1 + x_3(x_3 + \bar{x}_2 + x_1)$ и

определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Вариант №10. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_1(x_2 + \bar{x}_1)(x_3 + x_1)\overline{x_3x_2x_1}$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

6 ЭКЗАМЕНАЦИОННЫЕ ВОПРОСЫ

Подготовка к экзамену способствует систематизации, обобщению и закреплению знаний, устранению пробелов, возникающих в процессе учебных занятий, и должна вестись в течение всего семестра. Организация самостоятельной работы в семестре является залогом успешной сдачи экзамена.

Экзаменационный билет состоит из двух вопросов по основным разделам курса «Схемотехника компьютерных технологий».

Билет №1.

Вопрос №1. Этапы проектирования произвольной логики комбинационного типа.

Вопрос №2. Используя тождества и законы Булевой алгебры, минимизировать выражение и определить «цену» результата $y = x_3\bar{x}_2\bar{x}_1 + \bar{x}_3x_2\bar{x}_1 + x_3x_2\bar{x}_1 + \bar{x}_3\bar{x}_2\bar{x}_1$.

Билет №2.

Вопрос №1. Двоичные дешифраторы. Нарастивание размерности дешифратора.

Вопрос №2. С помощью карты Вейча минимизировать выражение $y = \bar{x}_3x_2x_1 + \bar{x}_3\bar{x}_2x_1 + x_3\bar{x}_2x_1 + \bar{x}_3x_2\bar{x}_1$ и определить «цену». По полученной форме составить принципиальную схему устройства.

Билет №3.

Вопрос №1. Приоритетные и двоичные шифраторы. Указатели старшей единицы. Нарастивание размерности приоритетного шифратора.

Вопрос №2. Составьте схему трехвходового мажоритарного устройства. На его выходе должна появляться логическая единица, когда на любой паре входов присутствуют логические единицы.

Билет №4.

Вопрос №1. Мультиплексоры и демультимплексоры. Универсальные логические модули на основе мультиплексоров. Три способа настройки.

Вопрос №2. Минимизировать логическую функцию $y = \bar{x}_3x_2x_1 + \bar{x}_3\bar{x}_2x_1 + x_3\bar{x}_2x_1 + x_3\bar{x}_2\bar{x}_1$ с учетом того, что на наборах $x_3x_2x_1$ и $\bar{x}_3\bar{x}_2\bar{x}_1$ функция не определена. Определить «цену» полученного выражения.

Билет №5.

Вопрос №1. Пирамидальные структуры УЛМ. Разложение логической функции по К.Шеннону.

Вопрос №2. Составить схему фрагмента 4-входового дешифратора, на выходе которого должен устанавливаться логический ноль при входном коде 1011.

Билет №6.

Вопрос №1. Схемотехника триггерных устройств. Триггер D. Триггер T. Двухступенчатый триггер.

Вопрос №2. Провести минимизацию логической функции четырех аргументов, исходный вид которой задан таблицей истинности.

X4	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
X3	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
X2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
X1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	1	1	1	1	0	0	0	0	1	1	0	0	1	1	1	1

Билет №7.

Вопрос №1. Типы сумматоров. Одноразрядный сумматор. Распространенное схемотехническое решение реализации одноразрядного сумматора.

Вопрос №2. На базе дешифратора реализовать логическую функцию

$$y = \bar{x}_2 x_1 x_0 + \bar{x}_2 \bar{x}_1 x_0 + x_2 \bar{x}_1 x_0 + \bar{x}_2 \bar{x}_1 \bar{x}_0.$$

Билет №8.

Вопрос №1. Последовательный сумматор. Параллельный сумматор с последовательным переносом. Параллельный сумматор с параллельным переносом.

Вопрос №2. Определить число, соответствующее минимальному количеству входов, которое должен иметь ведущий дешифратор в схеме расширения разрядности, чтобы при трехразрядных ведомых дешифраторах получить 32 выхода. Составить схему такого устройства.

Билет №9.

Вопрос №1. Арифметико-логические устройства. Алгоритм вычитания двоичных чисел.

Вопрос №2. Составить схему, в которой выход №5 трехвходового дешифратора не активируется входным кодом.

Билет №10.

Вопрос №1. Триггерные устройства. Классификация. Определения. Схемы фиксаторов. Способы описания триггеров.

Вопрос №2. Определить число, равное наибольшему количеству информационных входов, которое можно получить при расширении разрядности мультиплексоров, имеющих только по четыре информационных входа.

Билет №11.

Вопрос №1. Синтез синхронного RS-триггера. Синтез D-триггера. Синтез RS-триггера с динамическим управлением. Синтез двухступенчатых синхронных триггеров. Синтез одноступенчатого JK-триггера с внутренними задержками.

Вопрос №2. Составить схему цифрового компаратора для сравнения на неравенство двух двухразрядных слов.

Билет №12.

Вопрос №1. Ввод логических сигналов от механических ключей. Синхронизаторы одиночных импульсов. Ввод асинхронных данных.

Вопрос №2. Составить схему цифрового компаратора для сравнения на равенство двух двухразрядных слов.

Билет №13.

Вопрос №1. Регистры и регистровые файлы. Сдвигающие регистры. Реверсивные регистры.

Вопрос №2. Дана система логических интегральных микросхем с открытым коллектором К134ЛА8. Известно, что число объединенных выходов микросхем в этой системе $m = 4$, а число подключенных входов $n = 4$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.

Билет №14.

Вопрос №1. Универсальные регистры. Схема преобразования параллельного кода в последовательный.

Вопрос №2. Используя тождества и законы булевой алгебры, минимизировать выражение $y = \overline{x_2 x_1} + \overline{\overline{x_3} x_2 \overline{x_1}} + \overline{\overline{x_3} x_2 x_1}$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Билет №15.

Вопрос №1. Основные сведения о счетчиках. Двоичные счетчики. Временные диаграммы. Ложные состояния двоичного последовательного счетчика.

Вопрос №2. Провести минимизацию логической функции четырех аргументов с помощью карты Вейча. Исходный вид логической функции задан таблицей истинности. Определить «цену» полученного результата.

Реализовать исходную форму с помощью дешифратора, привести схему включения.


X4	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
X3	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
X2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
X1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	x	x	x	1	x	0	1	0	x	0	x	1	x	0	1	x

Билет №16.

Вопрос №1. Параллельные двоичные счетчики. Счетчики с групповой структурой. Двоично-кодированные счетчики с произвольным модулем.

Вопрос №2. Дана схема ТТЛ 4И-НЕ со сложным инвертором. Известно, что $R1 = 4.8K$; $R2 = 2K$; $R3 = 1.5K$; $R5 = 190$; $U^0 = 0.5V$. Определить все токи в схеме, когда на входе: а) напряжение логического нуля; б) напряжение логической единицы. Определить условия насыщения транзисторов VT2 и VT5, когда на входе напряжение логической единицы.


Примечание. Напряжение насыщения $U_{КЭ.нас} = 0.2V$; напряжение открытого $p-n$ перехода $U_{p-n} = 0.7V$; напряжение питания $U_{П} = 5V$; коэффициент разветвления по выходу $K_{РАЗ} = 10$; максимальный ток одного входа в режиме логического нуля $I_{BX,max0} = 1.6 mA$.



Билет №17.

Вопрос №1. Счетчики с недвоичным кодированием «1 из N». Задача быстрого исправления сбоев в распределителе тактов. Счетчик Джонсона.

Вопрос №2. На рисунке представлен субтрактор (сумматор в режиме вычитания). На схеме P_n – сигнал переноса; петля P_n-P_0 – циклический перенос. Элемент (=1) реализует функцию неравнозначности. Нарисовать две серии временных диаграмм процесса вычитания $A - B$, когда $A = 15$; $B = 7$ и когда $A = 7$; $B = 15$. Перечень сигналов на временных диаграммах: четырехразрядные слова в двоичном представлении $\langle a_3 \dots a_0; b_3 \dots b_0; B_3 \dots B_0; S_3 \dots S_0; So_3 \dots So_0$, а также одиночные сигналы inv, P_n . Временные диаграммы завершаются с появлением на шине $So_3 \dots So_0$ и проводнике P_n правильного результата вычитания.



7 МЕТОДИКА ТЕКУЩЕГО КОНТРОЛЯ ОСВОЕНИЯ ДИСЦИПЛИНЫ

Текущий контроль освоения дисциплины осуществляется в соответствии с «Положением о порядке использования рейтинговой системы для оценки успеваемости студентов» (приказ ректора 25.02.2010 № 1902) и основан на балльно-рейтинговой системе оценки успеваемости, действующей с 2009 г. Балльно-рейтинговая система включает текущий контроль освоения дисциплины и итоговый контроль.

Итоговый контроль освоения дисциплины осуществляется на экзамене по традиционной пятибалльной шкале. Обязательным условием перед сдачей экзамена является выполнение студентом необходимых по рабочей программе для дисциплины видов занятий: выполнение и защита результатов лабораторных работ, выполнение контрольных работ.

Формирование итоговой суммы баллов осуществляется путем суммирования семестровой (до 70 баллов) и экзаменационной составляющих (до 30 баллов).

8 ПРИМЕНЕНИЕ БАЛЛЬНО-РЕЙТИНГОВОЙ СИСТЕМЫ

Таблица 1 – Распределение баллов для дисциплины «Схемотехника компьютерных технологий»

Элементы учебной деятельности	Баллы
Посещение занятий	20
Контрольные работы	20
Выполнение и защита результатов лабораторных работ	15
Компонент своевременности	15
Итого максимум за период	70
Сдача экзамена (максимум)	30
Нарастающим итогом	100

Проведение экзамена является обязательным. Для допуска к экзамену необходимо набрать итоговый рейтинг не менее 35 баллов. Независимо от набранной в семестре текущей суммы баллов, обязательным условием для допуска к экзамену является выполнение студентом необходимых по рабочей программе для дисциплины видов занятий: выполнение контрольных работ и защиты лабораторных работ.

Экзаменационная составляющая балльной оценки входит в итоговую сумму баллов. В экзаменационном билете 2 вопроса, за каждый из которых можно получить до 15 баллов.

Неудовлетворительной сдачей экзамена считается экзаменационная составляющая менее 10 баллов. При неудовлетворительной сдаче экзамена (<10 баллов) или неявке по неуважительной причине на экзамен экзаменационная составляющая приравнивается к нулю (0). В этом случае студент в установленном в ТУСУРе порядке обязан пересдать экзамен.

После окончания семестра студент, выполнивший все запланированные виды работы, сдавший экзамен и имеющий сумму 60 и более баллов, получает оценку по пятибалльной шкале.

Для определения итоговой оценки по дисциплине используется таблица 4. При необходимости оценку по дисциплине (по сумме баллов) можно перевести в международную оценку (ECTS).

Таблица 2 – Пересчет итоговой суммы баллов в традиционную и международную оценку

Традиционная оценка	Итоговая сумма баллов	Оценка ECTS
5 (отлично)	90 – 100	A (отлично)
4 (хорошо)	85 – 89	B (очень хорошо)
	75 – 84	C (хорошо)
	70 – 74	D (удовлетворительно)
65 – 69		
3 (удовлетворительно)	60 – 64	E (посредственно)
2 (неудовлетворительно), (не зачтено)	Ниже 60 баллов	F (неудовлетворительно)

9 УЧЕБНО-МЕТОДИЧЕСКИЕ МАТЕРИАЛЫ ПО ДИСЦИПЛИНЕ

9.1 Основная литература

- 1) Опадчий Ю.Ф. и др. Аналоговая и цифровая электроника (Полный курс): Учебник для вузов / Ю.Ф.Опадчий, О.П.Глудкин, А.И.Гуров: Под ред. О.П. Глудкина. – М.: Горячая линия – Телеком, 2005. – 768 с.
- 2) Калабеков Б.А. Цифровые устройства и микропроцессорные системы. – М.: Горячая линия - Телеком, 2007. – 336 с.
- 3) Угрюмов Е.П. Цифровая схемотехника – СПб.: БХВ-Петербург, 2004. – 528 с.

9.2 Дополнительная литература

- 1) Разевиг В.Д. Схемотехническое моделирование с помощью Micro-CAP 7. – М.: Горячая линия – Телеком, 2003. – 368 с.
- 2) Каплан Д. Практические основы аналоговых и цифровых схем. М.: Техносфера, 2006. – 174 с.
- 3) Фрике К. Вводный курс цифровой электроники: Учебное пособие для ВУЗов. М.: Техносфера, 2004. – 426 с.
- 4) Медведев Б.Л. Практическое пособие по цифровой схемотехнике. М.: Мир, 2004. – 407 с.
- 5) Озеркин Д.В. Схемотехника компьютерных технологий. Компьютерный лабораторный практикум для студентов специальностей 210201 «Проектирование и технология радиоэлектронных средств» и 160905 «Техническая эксплуатация транспортного радиооборудования». – Томск, ТУСУР, 2012. – 185 с.