МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования

«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)

УТВЕРЖДАЮ
Проректор по учебной работе
_____ **П.Е.Троян**
«15» 04 2016г.

РАБОЧАЯ ПРОГРАММА УЧЕБНОЙ ДИСЦИПЛИНЫ

Схемотехника компьютерных технологий и микропроцессорные устройства

Уровень основной образовательной программы бакалавриат
Направление подготовки 11.03.03 «Конструирование и технология электронных средств»
Форма обучения очная
Факультет радиоконструкторский
Кафедра КИПР (Конструирования и производства радиоаппаратуры)
Курс 4 **Семестр** 8

Учебный план набора 2016 года и последующих лет

Распределение рабочего времени:

№	Виды учебной работы	Семестр 1	Семестр 2	Семестр 3	Семестр 4	Семестр 5	Семестр 6	Семестр 7	Семестр 8	Всего	Единицы
1.	Лекции								54	54	часов
2.	Лабораторные работы								24	24	часов
3.	Практические занятия								54	54	часов
4.	Курсовой проект/работа (КРС) (аудиторная)								---	---	часов
5.	Всего аудиторных занятий (Сумма 1-4)								132	132	часов
6.	Из них в интерактивной форме								24	24	часов
7.	Самостоятельная работа студентов (СРС)								48	48	часов
8.	Всего (без экзамена) (Сумма 5,7)								180	180	часов
9.	Самост. работа на подготовку, сдачу экзамена								36	36	часов
10.	Общая трудоемкость (Сумма 8,9)								216	216	часов
	(в зачетных единицах)								6	6	ЗЕТ

Экзамен 8 семестр

Томск 2016

Согласована на портале № 7127

Рассмотрена и одобрена на заседании кафедры
протокол № 3/2016 от « 4 » 4 2016 г.

2

Рабочая программа составлена с учетом требований Федерального Государственного образовательного стандарта высшего образования (ФГОС ВО) по направлению 11.03.03 «Конструирование и технология электронных средств», утвержденного 12.11.2015, рассмотрена и утверждена на заседании кафедры « 4 » апреля 2016 г., протокол № 3/2016.

Разработчик: зав. кафедрой КИПР Озеркин Д.В.

Рабочая программа согласована с факультетом, профилирующей кафедрой направления подготовки.

Декан Озеркин Д.В.

Зав. кафедрой КИПР Озеркин Д.В.

Эксперты:

Кафедра КИПР, профессор, д.т.н. Масалов Е.В.

2

Согласована на портале № 7127

1. Цель освоения дисциплины

Целью преподавания дисциплины является ознакомление студентов с современными тенденциями цифровой схемотехники при проектировании микропроцессорных и компьютерных устройств.

2. Место дисциплины в структуре основной образовательной программы (ООП)

Дисциплина «Схемотехника компьютерных технологий и микропроцессорные устройства» относится к вариативной части обязательных дисциплин Б1.В.ОД.12 рабочего учебного плана направления подготовки 11.03.03 «Конструирование и технология электронных средств».

Дисциплина «Схемотехника компьютерных технологий и микропроцессорные устройства» базируется на ранее изученных дисциплинах:

- Теоретические основы электротехники (Б1.Б.20);
- Схемо- и системотехника электронных средств (Б1.В.ОД.3);
- Основы радиоэлектроники (Б3.В.ОД.2).

3. Компетенции обучающегося, формируемые в результате освоения дисциплины

Процесс изучения дисциплины направлен на формирование следующих компетенций:

- способностью моделировать объекты и процессы, используя стандартные пакеты автоматизированного проектирования и исследования (**ПК-1**).

В результате изучения дисциплины студент должен:

Знать:

- программные средства компьютерной графики;
- основные понятия и законы электрических и магнитных цепей; методы анализа цепей постоянного и переменного токов; принципы действия электронных приборов;
- схемо- и системотехнику электронных средств; современную элементную базу электронных средств и тенденции ее развития;
- технические характеристики и экономические показатели лучших отечественных и зарубежных образцов конструкций микропроцессорных и компьютерных устройств;
- технические требования, предъявляемые к готовой продукции в сфере цифровых технологий.

Согласована на портале № 7127

Уметь:

- использовать стандартные пакеты прикладных программ для решения практических задач;

- представлять технические решения с использованием средств компьютерной графики;

- выполнять математическое моделирование цифровых устройств с целью оптимизации их параметров.

Владеть:

- современными программными средствами подготовки конструкторско-технологической документации;

- методами оптимизации проектных решений, отвечающих целям функционирования и обеспечения характеристик цифрового устройства, определяющих его качество.

Содержание дисциплины: схемотехнические проблемы построения цифровых узлов и устройств; функциональные узлы комбинационного типа; функциональные узлы последовательностного типа (автоматы с памятью); запоминающие устройства; микропроцессорные БИС/СБИС и их применение в микропроцессорных системах; интерфейсные БИС/СБИС микропроцессорных комплектов; программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы; современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.); методика и средства проектирования цифровых устройств.

Согласована на портале № 7127

4. Объем дисциплины и виды учебной работы

Общая трудоемкость дисциплины составляет 6 зачетных единиц.

Вид учебной работы	Всего часов	Семестр 8
Аудиторные занятия (всего)	132	132
В том числе:		
Лекции	54	54
Практические занятия (ПЗ)	54	54
Лабораторные занятия (ЛР)	24	24
Самостоятельная работа (всего)	48	48
В том числе:		
Изучение материалов лекций	12	12
Подготовка к практическим занятиям, выполнение заданий	10	10
Подготовка к лабораторным работам, оформление отчетов	12	12
Самостоятельное изучение отдельных тем	14	14
Вид промежуточной аттестации (экзамен)	36	36
Общая трудоемкость, часов	216	216
зач. ед. трудоемкости	6	6

5. Содержание дисциплины

5.1. Разделы дисциплин и виды занятий

№ п/п	Наименование раздела дисциплины	Лекции, час., СРС, час.	Лаб. работы, час., СРС, час	Практические занятия, час., СРС, час.	СРС, час.	Всего часов (без экзамена)	Формируемые компетенции (ОК, ПК)
1.	Схемотехнические проблемы построения цифровых узлов и устройств	6 3	4 2	6 2	7	16	ПК-1
2.	Функциональные узлы комбинационного типа	6 3	4 2	6 1	6	16	ПК-1
3.	Функциональные узлы последовательностного типа (автоматы с памятью)	6 3	4 2	6 1	6	16	ПК-1
4.	Запоминающие устройства	6 3	4 2	6 1	6	16	ПК-1
5.	Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах	6 3	4 2	6 1	6	16	ПК-1
6.	Интерфейсные БИС/СБИС микропроцессорных комплектов	6 3	4 2	6 1	6	16	ПК-1
7.	Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы	6 3		6 1	4	12	ПК-1
8.	Современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.)	6 3		6 1	4	12	ПК-1
9.	Методика и средства проектирования цифровых устройств	6 2		6 1	3	12	ПК-1
	Всего **Всего (СРС)**	54 26	24 12	54 10	48	132	

Согласована на портале № 7127

5.2. Содержание разделов дисциплины (по лекциям)

№ п/п	Наименование разделов	Содержание разделов	Трудоемкость (час.)	Формируемые компетенции (ОК, ПК)
1.	Схемотехнические проблемы построения цифровых узлов и устройств	Простейшие модели и система параметров логических элементов. Типы выходных каскадов цифровых элементов. Паразитные связи цифровых элементов по цепям питания. Передача сигналов в цифровых узлах и устройствах	6	ПК-1
		Вспомогательные элементы цифровых узлов и устройств. Некоторые типовые ситуации при построении узлов и устройств на стандартных ИС	СРС – 3	
2.	Функциональные узлы комбинационного типа	Введение в проблематику проектирования цифровых устройств комбинационного типа. Двоичные дешифраторы. Приоритетные и двоичные шифраторы. Мультиплексоры и демультиплексоры	6	ПК-1
		Универсальные логические модули на основе мультиплексоров. Компараторы	СРС – 3	
3.	Функциональные узлы последовательностного типа (автоматы с памятью)	Триггерные автоматы (элементарные автоматы). Классификация. Основные сведения. Схемотехника триггерных устройств. Применение триггеров в схемах ввода и синхронизации логических сигналов. Введение в проблематику и методику проектирования автоматов с памятью	6	ПК-1
		Синхронизация в цифровых устройствах. Регистры и регистровые файлы	СРС – 3	ПК-1
4.	Запоминающие устройства	Основные сведения. Система параметров. Классификация. Основные структуры запоминающих устройств. Запоминающие устройства типа ROM(M), PROM, EPROM, EEPROM. Флэш-память	6	ПК-1
		Использование программируемых ЗУ для решения задач обработки информации. Статические запоминающие устройства	СРС – 3	ПК-1
5.	Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах	Микропроцессорные комплекты БИС/СБИС. Структура и функционирование микропроцессорной системы. Микроконтроллеры. Управление памятью и внешними устройствами. Построение модуля памяти	6	ПК-1
		Микропроцессор серии 1821 (Intel 8085A). Схемы подключения памяти и внешних устройств к шинам микропроцессорной системы	СРС – 3	ПК-1
6.	Интерфейсные БИС/СБИС микропроцессорных комплектов	Интерфейсы микропроцессорных систем. Шинные формирователи и буферные регистры. Параллельные периферийные адаптеры. Программируемые связные адаптеры	6	ПК-1
		Программируемые контроллеры прерываний. Контроллеры прямого доступа к памяти	СРС – 3	ПК-1
7.	Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы	Программируемые логические матрицы. Схемотехника программируемых логических матриц. Воспроизведение скобочных форм переключательных функций. Схемы с программируемым выходным буфером	6	ПК-1
		Схемы с двунаправленными выводами. Программируемая матричная логика с разделяемыми конъюнкторами	СРС – 3	ПК-1
8.	Современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.)	Классификация по конструктивно-технологическому типу программируемых элементов. Программируемые пользователем вентильные матрицы (FPGA). Сложные программируемые логические схемы (CPLD) и СБИС программируемой логики смешанной архитектуры (FLEX и др.). СБИС программируемой логики типа «система на кристалле»	6	ПК-1
		Параметры и популярные семейства СБИС программируемой логики. Интерфейс JTAG. Периферийное сканирова-	СРС – 3	ПК-1

Согласована на портале № 7127

		ние. Программирование в системе (ISP)		
9.	Методика и средства проектирования цифровых устройств	Классификация цифровых ИС с точки зрения методов проектирования. Области применения специализированных ИС различных типов. «Ручное» проектирование цифрового устройства с использованием программируемой матричной логики	6	ПК-1
		Методика и средства автоматизированного проектирования цифровых устройств. Автоматизированное проектирование цифрового устройства с использованием языков описания аппаратуры	СРС – 2	ПК-1
ИТОГО			**54**	
ИТОГО			**СРС - 26**	

5.3. Разделы дисциплины и междисциплинарные связи с обеспечивающими (предыдущими) и обеспечиваемыми (последующими) дисциплинами

№ п/п	Наименование обеспечивающих (предыдущих) и обеспечиваемых (последующих) дисциплин	№ № разделов данной дисциплины из табл. 5.1, для которых необходимо изучение обеспечивающих (предыдущих) и обеспечиваемых (последующих) дисциплин								
		1	2	3	4	5	6	7	8	9
Предшествующие дисциплины										
1.	Теоретические основы электротехники (Б1.Б.20)	+	+	+				+	+	
2.	Схемо- и системотехника электронных средств (Б1.В.ОД.3)	+	+	+	+	+	+		+	
3.	Основы радиоэлектроники (Б1.В.ОД.2)	+								+

Последующие дисциплины отсутствуют, поскольку «Схемотехника компьютерных технологий и микропроцессорные устройства» преподается в последнем (восьмом) семестре.

5.4. Соответствие компетенций, формируемых при изучении дисциплины, и видов занятий

Перечень компетенций	Виды занятий				Формы контроля по всем видам занятий
	Л	Лаб	Пр	СРС	
ПК-1	+	+	+	+	Отчет по лабораторной работе, проверка домашнего задания, контрольная работа

Л – лекция, Пр – практические и семинарские занятия, Лаб – лабораторные работы, СРС – самостоятельная работа студентов

Согласована на портале № 7127

6. Методы и формы организации обучения

Технологии интерактивного обучения при разных формах занятий в часах

Методы \ Формы	Лекции (час.)	Практические занятия (час.)	Лабораторные занятия (час.)	Всего (час.)
IT-методы	2	2	4	8
Поисковый метод	2	2	4	8
Решение ситуационных задач	2	2	4	8
Итого интерактивных занятий	**6**	**6**	**12**	**24**

7. Лабораторный практикум

№ п/п	№ раздела дисциплины из табл. 5.1	Наименование лабораторных работ	Трудоемкость (час.)	Компетенции ОК, ПК
1.	1	Способы минимизации логических функций	4	ПК-1
2.	2	Минимизация недоопределенных и системных логических функций	4	ПК-1
3.	3	Универсальные логические модули на основе мультиплексоров	4	ПК-1
4.	4	Проектирование автоматов на триггерах	6	ПК-1
5.	5	Двоично-кодированные счетчики с произвольным модулем	6	ПК-1
	ИТОГО:		**24**	

8. Практические занятия

№ п/п	№ раздела дисциплины из табл. 5.1	Тематика практических занятий	Трудоемкость (час.)	Компетенции ОК, ПК
1.	1	Базовые элементы логических интегральных микросхем	6	ПК-1
2.	1	Элементы алгебры логики. Базисные логические функции	6	ПК-1
3.	2	Дешифраторы и шифраторы. Структура устройств	6	ПК-1
4.	2	Коммутаторы. Мультиплексоры. Демультиплексоры	6	ПК-1
5.	3	Цифровые компараторы. Структура устройств	6	ПК-1
6.	4	Триггеры. Нетактируемые триггеры. Тактируемые триггеры	4	ПК-1
7.	5	Счетчики и делители частоты. Расширение емкости счетчиков	4	ПК-1
8.	6	Регистры. Параллельный регистр. Последовательный регистр	4	ПК-1
9.	7	Преобразователи кодов	4	ПК-1
10.	8	Основные структуры запоминающих устройств	4	ПК-1
11.	9	Алгоритм двоичного сложения	4	ПК-1
	ИТОГО:		**54**	

Согласована на портале № 7127

9. Самостоятельная работа

№ п/п	Наименование раздела дисциплины	Лекции, СРС, час	Лаб. работы, СРС, час	Практические занятия, СРС, час	Всего СРС, час	Контроль выполнения работы	Формируемые компетенции
1	Схемотехнические проблемы построения цифровых узлов и устройств	3	2	1	4	Проверка домашнего задания, проверка конспекта самоподготовки, отчет по лабораторной работе	ПК-1
2	Функциональные узлы комбинационного типа	3	2	1	4	Проверка домашнего задания, проверка конспекта самоподготовки, отчет по лабораторной работе, контрольная работа	ПК-1
3	Функциональные узлы последовательностного типа (автоматы с памятью)	3	2	1	4	Проверка домашнего задания, проверка конспекта самоподготовки, отчет по лабораторной работе	ПК-1
4	Запоминающие устройства	3	2	1	4	Проверка домашнего задания, проверка конспекта самоподготовки, отчет по лабораторной работе, контрольная работа	ПК-1
5	Микропроцессорные БИС/СБИС и их применение в микропроцессорных системах	3	2	1	4	Проверка домашнего задания, проверка конспекта самоподготовки, отчет по лабораторной работе	ПК-1
6	Интерфейсные БИС/СБИС микропроцессорных комплектов	3	2	1	4	Проверка домашнего задания, проверка конспекта самоподготовки	ПК-1
7	Программируемые логические матрицы, программируемая матричная логика, базовые матричные кристаллы	3		1	3	Проверка домашнего задания, проверка конспекта самоподготовки, контрольная работа	ПК-1

Согласована на портале № 7127

8	Современные и перспективные БИС/СБИС со сложными программируемыми и репрограммируемыми структурами (FPGA, CPLD, FLEX, SOC и др.)	3		1	3	Проверка домашнего задания, проверка конспекта самоподготовки	ПК-1
9	Методика и средства проектирования цифровых устройств	2		2	4	Проверка домашнего задания, проверка конспекта самоподготовки	ПК-1
Всего СРС		26	12	10	48		

10. Примерная тематика курсовых проектов (работ) не предусмотрено

11. Рейтинговая система для оценки успеваемости студентов

Балльные оценки для элементов контроля в восьмом семестре, заканчивающимся экзаменом

Элементы учебной деятельности	Макс. балл на КТ-1 с начала семестра	Макс. балл за период между КТ-1 и на конец семестра	Всего за семестр
Посещение занятий	6	6	12
Выполнение индивидуальных заданий	10	15	25
Выполнение лабораторных заданий	8	8	16
Контрольные работы на практических занятиях	4	4	8
Компонент своевременности	4	5	9
Итого максимум за период	**32**	**38**	**70**
Сдача экзамена (максимум)			**30**
Нарастающим итогом	**32**	**70**	**100**

Пересчет баллов в оценки за контрольные точки

Баллы на дату контрольной точки	**Оценка**
≥ 90 % от максимальной суммы баллов на дату КТ	5
От 70% до 89% от максимальной суммы баллов на дату КТ	4
От 60% до 69% от максимальной суммы баллов на дату КТ	3
< 60 % от максимальной суммы баллов на дату КТ	2

Пересчет суммы баллов в традиционную и международную оценку

Оценка (ГОС)	**Итоговая сумма баллов, учитывает успешно сданный экзамен**	**Оценка (ECTS)**
5 (отлично)	**90 – 100**	A (отлично)
4 (хорошо)	**85 – 89**	B (очень хорошо)
	75 – 84	C (хорошо)
	70 – 74	D (удовлетворительно)
3 (удовлетворительно)	**65 – 69**	
	60 – 64	E (посредственно)
2 (неудовлетворительно), (не зачтено)	**Ниже 60 баллов**	F (неудовлетворительно)

Согласована на портале № 7127

12. Учебно-методическое и информационное обеспечение дисциплины

12.1 Основная литература:

1. Калабеков Б.А. Цифровые устройства и микропроцессорные системы. – М.: Горячая линия - Телеком, 2007. – 336 с. Всего 135.

12.2 Дополнительная литература:

1. Разевиг В.Д. Схемотехническое моделирование с помощью Micro-CAP 7. – М.: Горячая линия – Телеком, 2003. – 368 с. Всего 15.

2. Каплан Д. Практические основы аналоговых и цифровых схем. М.: Техносфера, 2006. – 174 с. Всего 35.

3. Фрике К. Вводный курс цифровой электроники: Учебное пособие для ВУЗов. М.: Техносфера, 2004. – 426 с. Всего 29.

4. Медведев Б.Л. Практическое пособие по цифровой схемотехнике. М.: Мир, 2004. – 407 с. Всего 30.

12.3 Учебно-методические пособия и программное обеспечение

1. Озеркин Д.В. Методические указания для проведения практических занятий по дисциплине «Схемотехника компьютерных технологий» для студентов специальности 210201 «Проектирование и технология радиоэлектронных средств». – Томск, ТУСУР, 2011 – 10 с. Электронный ресурс http://edu.tusur.ru/training/publications/1230.

2. Озеркин Д.В. Схемотехника компьютерных технологий. Компьютерный лабораторный практикум для студентов специальностей 210201 «Проектирование и технология радиоэлектронных средств» и 160905 «Техническая эксплуатация транспортного радиооборудования». – Томск, ТУСУР, 2012. – 185 с. Электронный ресурс http://edu.tusur.ru/training/publications/1203.

3. Озеркин Д.В. Схемотехника компьютерных технологий. Методические указания по организации самостоятельной работы студентов заочной формы обучения. – Томск, ТУСУР, 2012. – 23 с. Электронный ресурс http://edu.tusur.ru/training/publications/2359.

4. Программа схемотехнического моделирования MicroCAP 10.

13. Материально-техническое обеспечение дисциплины

Для проведения практических занятий необходимы справочные данные (в том числе в упомянутых учебно-методических пособиях).

Лабораторные работы проводятся на современной вычислительной технике и сетевом оборудовании.

Согласована на портале № 7127

14. Методические рекомендации по организации изучения дисциплины

14.1 В преподавании используются учебные пособия [1 - 2] из списка основной литературы. Пособия содержат дополнительный теоретический материал, необходимый для самостоятельной работы. Самостоятельная работа студентов проводится в соответствие с методическим пособием (см. п. 12.3.3).

14.2 На лабораторных работах используется лабораторный практикум (см. п. 12.3.2). В указанном практикуме имеются: краткие теоретические сведения, предваряющие выполнение лабораторной работы; методические примеры для выполнения лабораторных заданий; варианты заданий; а также некоторые справочные данные. Деление на подгруппы не предусмотрено. Основным средством для выполнения лабораторных работ выступает программа схемотехнического моделирования MicroCAP фирмы Spectrum Software. Отчеты по лабораторным работам представляются в виде твердой копии (рукописной или печатной) и оцениваются преподавателем. Каждый студент представляет индивидуальный отчет по лабораторной работе.

14.3 Для ведения практических занятий используются методические указания (см. 12.3.1). Индивидуальные задания представляют собой задачи в количестве 20 вариантов по общей электронике на определенную тему. Специальных требований к оформлению индивидуальных заданий не предъявляется. Основное требование к выполнению индивидуальных заданий – подробный ход решения с максимальным количеством пояснений.

14.4 Преобразование суммы баллов в традиционную оценку происходит один раз в конце семестра только после подведения итогов изучения дисциплины.

14.5 Для стимулирования планомерности работы студента в семестре в раскладку баллов по элементам контроля введен компонент своевременности, который применяется только для студентов без опозданий отчитывающихся по предусмотренным элементам контроля.

14.6 На протяжении всего семестра текущая успеваемость оценивается в баллах нарастающим итогом.

14.7 Независимо от набранной в семестре текущей суммы баллов обязательным условием является выполнение студентом необходимых по рабочей программе видов занятий: выполнение и защита результатов лабораторных работ, выполнение контрольных работ.

Согласована на портале № 7127

Приложение к рабочей программе

Федеральное государственное бюджетное образовательное учреждение
высшего профессионального образования
«ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ
И РАДИОЭЛЕКТРОНИКИ» (ТУСУР)

УТВЕРЖДАЮ
Проректор по учебной работе
_____ **П. Е. Троян**
«___» _____ 2016 г.

ФОНД ОЦЕНОЧНЫХ СРЕДСТВ ПО УЧЕБНОЙ ДИСЦИПЛИНЕ

Схемотехника компьютерных технологий и микропроцессорные устройства
(наименование учебной дисциплины)

Уровень основной образовательной программы **бакалавриат**
(бакалавриат, магистратура, специалитет)
Направление(я) подготовки (специальность) 11.03.03 «Конструирование и технология электронных средств»
(полное наименование направления подготовки (специальности))
Профиль(и) «Проектирование и технология радиоэлектронных средств»
(полное наименование профиля направления подготовки (специальности))
Форма обучения очная
(очная, очно-заочная (вечерняя), заочная)
Факультет Радиоконструкторский (РКФ)
(сокращенное и полное наименование факультета)
Кафедра Конструирования и производства радиоаппаратуры (КИПР)
(сокращенное и полное наименование кафедры)
Курс 4 **Семестр** 8

Учебный план набора 2016 года и последующих лет.

Экзамен 8 семестр

Томск 2016

Согласована на портале № 7127

1. Введение

Фонд оценочных средств (ФОС) является приложением к рабочей программе дисциплины и представляет собой совокупность контрольно-измерительных материалов (КИМ) (типовые задачи (задания), контрольные работы, тесты и др.) и методов их использования, предназначенных для измерения уровня достижения студентом установленных результатов обучения.

ФОС по дисциплине используется при проведении текущего контроля успеваемости и промежуточной аттестации студентов.

Перечень закрепленных за дисциплиной компетенций приведен в таблице 1.

Таблица 1 – Перечень закрепленных за дисциплиной компетенций

Код	Формулировка компетенции	Этапы формирования компетенции
ПК-1	Способностью моделировать объекты и процессы, используя стандартные пакеты автоматизированного проектирования и исследования (ПК-1)	Должен знать стандартные пакеты автоматизирова ного проектирования и исследования. Должен уметь моделировать объекты и процес функционирования радиоэлектронной аппаратуры. Должен владеть методами и средствами оптими ции проектных решений.

2. Реализация компетенций

Для формирования компетенции необходимо осуществить ряд этапов, содержание которых детализировано в таблице 2.

ПК-1: Способностью моделировать объекты и процессы, используя стандартные пакеты автоматизированного проектирования и исследования.

Таблица 2 – Этапы формирования компетенции и используемые средства оценивания

Состав	Знать	Уметь	Владеть
Содержание этапов	- программные средства компьютерной графики; - основные понятия и законы электрических и магнитных цепей; - методы анализа цепей постоянного и переменного токов; - принципы действия электронных приборов; - схемо- и системотехнику электронных средств; современную элементную базу электронных средств и тенденции ее развития; - технические характеристики и экономические показатели лучших отечественных и зарубежных образцов конструкций микро-	- использовать *стандартные пакеты прикладных программ* для решения практических задач; - представлять технические решения с использованием средств компьютерной графики; -выполнять *математическое моделирование* цифровых устройств с целью оптимизации их параметров	- современными программными средствами подготовки конструкторско-технологической документации; - методами оптимизации проектных решений, отвечающих целям функционирования и обеспечения характеристик цифрового устройства, определяющих его качество

Согласована на портале № 7127

	процессорных и компьютерных устройств; - технические требования, предъявляемые к готовой продукции в сфере цифровых технологий		
Виды занятий	- лекции; - практические занятия; - групповые консультации	- лабораторные работы; - выполнение домашнего задания; - самостоятельная работа студентов	- лабораторные работы; - выполнение творческого задания
Используемые средства оценивания	- тест; - контрольная работа; - выполнение индивидуального домашнего задания; - экзамен	- оформление и защита лабораторных работ; - оформление и сдача индивидуального домашнего задания; - конспект самостоятельной работы	- защита лабораторных работ; - презентация результатов творческого задания; - экзамен

Общие характеристики показателей и критериев оценивания компетенции на всех этапах приведены в таблице 3.

Таблица 3 – Показатели и характеристики критериев оценивания компетенции на этапах

Показатели и критерии	**Знать**	**Уметь**	**Владеть**
Отлично (высокий уровень)	Обладает фактическими и теоретическими знаниями в пределах изучаемой области с пониманием границ применимости	Обладает диапазоном практических умений, требуемых для развития творческих решений, абстрагирования проблем	Контролирует работу, проводит оценку, совершенствует действия работы
Хорошо (базовый уровень)	Знает факты, принципы, процессы, общие понятия в пределах изучаемой области	Обладает диапазоном практических умений, требуемых для решения определенных проблем в области исследования	Берет ответственность за завершение задач в исследовании, приспосабливает свое поведение к обстоятельствам в решении проблем
Удовлетворительно (пороговый уровень)	Обладает базовыми общими знаниями	Обладает основными умениями, требуемыми для выполнения простых задач	Работает при прямом наблюдении

Согласована на портале № 7127

Таблица 4 – Показатели и критерии оценивания компетенции на этапах

Показатели и критерии	Знать	Уметь	Владеть
Отлично (высокий уровень)	- анализирует связи между целями и задачами современных средств компьютерного проектирования РЭС; - представляет способы и результаты решения сложных задач схемотехнического проектирования; - следит за тенденциями развития и знает современную элементную базу	- свободно применяет современные программные комплексы схемотехнического моделирования; - умеет представлять технические решения с использованием средств компьютерной графики; - самостоятельно выполняет математическое моделирование сложных цифровых устройств с целью оптимизации их параметров	- способен осуществлять межпрограммный обмен проектной информацией различных форматах и протоколах; - свободно владеет методами оптимизации проектных решений; - владеет технологиями «безбумажного» проектирования
Хорошо (базовый уровень)	- понимает связи между целями и задачами современных средств компьютерного проектирования РЭС; - имеет представление о способах и результатах решения сложных задач схемотехнического проектирования; - знаком с тенденциями развития и имеет представление о современной элементной базе	- самостоятельно применяет современные программные комплексы схемотехнического моделирования; - умеет находить технические решения с использованием средств компьютерной графики; - умеет корректно выполнять математическое моделирование сложных цифровых устройств с целью оптимизации их параметров	- владеет основами межпрограммного обмена проектной информацией различных форматах и протоколах; - владеет некоторыми методами оптимизации проектных решений; - владеет эмпирическими приемами «безбумажного» проектирования
Удовлетворительно (пороговый уровень)	- дает определения целей и задач современных средств компьютерного проектирования РЭС; - воспроизводит	- умеет работать с современными программными комплексами схемотехнического моделирования; - умеет пользоваться средствами компьютер-	- владеет терминологией принятой в межпрограммном обмене проектной информацией; - владеет простейшими навыками оптимизации проектных решений;

Согласована на портале № 7127

	решение сложных задач схемотехнического проектирования; - распознает тенденции развития и разбирается в современной элементной базе	ной графики; - умеет выполнять математическое моделирование цифровых устройств	- владеет навыком подготовки конструкторских документов в электронном виде

3. Типовые контрольные задания

Для реализации вышеперечисленных задач обучения используются типовые контрольные задания или иные материалы, необходимые для оценки знаний, умений, навыков и (или) опыта деятельности, характеризующих этапы формирования компетенций в процессе освоения образовательной программы, в составе:

1. Тест.
2. Контрольная работа.
3. Выполнение домашнего задания.
4. Темы лабораторных работ.
5. Темы для самостоятельной работы.
6. Экзаменационные вопросы.

3.1 Тест

1. Элемент у которого отклик на выходе связан с воздействием на входе по законам булевой алгебры называется:

а) цифровым
б) логическим
в) аналоговым
г) все ответы верны

2. Сколько входов имеет элемент НЕ?

а) три
б) два
в) один
г) четыре и больше

3. Сколько входов имеют элементы И и ИЛИ?

а) минимум два
б) три
в) один
г) четыре

4. Какие преимущества имеет транзисторно-транзисторная логика?

а) меньшее количество внутренних помех;
б) обеспечивает высокое быстродействие;
в) уменьшается площадь занимаемая ТТЛ-элементом за счет исключения Rб ;
г) большое входное сопротивление

5. Коэффициент разветвления по выходу это:

Согласована на портале № 7127

а) число показывающее сколько логических элементов можно присоединить к выходу данного элемента без нарушения его работоспособности;

б) число показывающее какое максимальное число входов может иметь логический элемент;

в) наименьшее постоянное напряжение, которое будучи добавлено к полезному входному сигналу вызывает ложное переключение логического элемента;

г) интервал между фронтами входного и выходного импульса логических элементов измеренный на заданном уровне напряжения или тока.

6. Коэффициент объединения по входу это…

а) интервал между фронтами входного и выходного импульса логических элементов измеренный на заданном уровне напряжения или тока.

б) число показывающее какое максимальное число входов может иметь логический элемент;

в) число показывающее сколько логических элементов можно присоединить к выходу данного элемента без нарушения его работоспособности;

г) наименьшее постоянное напряжение, которое будучи добавлено к полезному входному сигналу вызывает ложное переключение логического элемента.

3.2 Контрольная работа


Контрольная работа №1. Сравнительно недавно в номенклатуре интегральных схем появились специальные элементы задержки. На рисунке показан фрагмент схемы такого элемента, предназначенный для задержки отрицательного фронта. Положительные фронты входного импульсного сигнала задерживаются другой схемой подобного вида.

В схеме (см. рисунок) в исходном состоянии высокий уровень входного напряжения насыщает транзистор *T*, и на неинверсный вход *2* дифференциального усилителя-компаратора поступает малое напряжение «коллектор-эмиттер» этого транзистора. На инверсный вход *1* поступает более высокое напряжение с делителя, образованного резисторами *R*2 и *R*пр, причем в схеме имеется возможность регулирования этого напряжения, т.к. сопротивление *R*пр может программироваться пропусканием через него тока *I*пр. После завершения режима программирования значение *R*пр, остался неизменным.

Поступление отрицательного фронта входного напряжения запирает транзистор *T*, и емкость начинает заряжаться от источника питания через резистор *R*1 с постоянной времени *R*1*C*. Когда напряжение на емкости достигнет напряжения, установленного на верхнем входе усилителя-компаратора, он переключится и выработает выходной сигнал.

В номенклатуре отечественных ИС появились три элемента задержки по 100, 125 и 150 нс с пятью равномерными отводами у каждого.

С помощью элементов задержки и простых логических схем решаются задачи формирования импульсов по длительности и генерации импульсных последовательностей.




Согласована на портале № 7127

В программе схемотехнического моделирования MicroCAP провести анализ схемы. В результате должны быть получены временные диаграммы, на которых видно, что выходной сигнал задержан относительно входного на 100 нс. Модели операционного усилителя, транзистора и диода можно взять любые, заведомо рабочие.

Контрольная работа №2. Пример реализации компаратора с тремя выходами для двухразрядных слов приведен на рисунке. Выработка признака $A > B$ в этой схеме производится по соотношению (штрихом отмечены функции с выходов младшей группы):

$$F_{A>B} = a_i\bar{b}_i + r_i a_{i-1}\bar{b}_{i-1} + F'_{A>B} r_i r_{i-1} = \overline{\overline{a_i\bar{b}} \cdot \overline{r_i a_{i-1}\bar{b}_{i-1}} \cdot \overline{F'_{A>B} r_i r_{i-1}}}.$$

Компараторы для слов большой разрядности получают наращиванием размерности путем использования нескольких ИС компараторов, принцип наращивания соответствует показанному на рисунке.



В программе схемотехнического моделирования MicroCAP провести анализ схемы. Цифровое слово – двухразрядное. В результате должны быть получены временные диаграммы, на которых видно три случая сравнения $A > B$, $A < B$, $A = B$. Сравниваемые цифровые слова для каждого случая придумать самостоятельно.

3.3 Выполнение домашнего задания

Домашнее задание №1. Дана система логических интегральных микросхем с открытым коллектором К133ЛА7. Известно, что число объединенных выходов микросхем в этой системе $m = 3$, а число подключенных входов $n = 5$. Способ соединения микросхем в систему взять из лекционного материала. Напряжение питания 5 В. Вычислить минимальное и максимальное значения сопротивления внешней цепи в такой системе. Недостающие параметры самостоятельно найти в справочнике.

Примечание. I_Z – это выходной ток высокого уровня.


Согласована на портале № 7127

Домашнее задание №2. Используя тождества и законы булевой алгебры, минимизировать выражение $y = x_2x_1 + \bar{x}_3\bar{x}_2\bar{x}_1 + x_3\bar{x}_2x_1$ и определить «цену» результата. По полученной минимальной форме составить принципиальную схему устройства.

Домашнее задание №3. Провести минимизацию логической функции четырех аргументов с помощью карты Вейча. Исходный вид логической функции задан таблицей истинности. Определить «цену» полученного результата. Реализовать полученную минимальную форму с помощью дешифратора, привести схему включения.


X4	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
X3	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
X2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
X1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	x	x	x	x	1	0	1	0	x	1	x	0	x	0	x	0

Домашнее задание №4. Дана схема ТТЛ 4И-НЕ со сложным инвертором. Известно, что $R1 = 4К$; $R2 = 1.6К$; $R_Э = 1К$; $R5 = 130$; $U^0 = 0.1В$. Определить все токи в схеме, когда на входе: а) напряжение логического нуля; б) напряжение логической единицы. Определить условия насыщения транзисторов *VT*2 и *VT*5, когда на входе напряжение логической единицы.



Примечание. Напряжение насыщения $U_{КЭ.нас} = 0.2В$; напряжение открытого *p-n* перехода $U_{p\text{-}n} = 0.7В$; напряжение питания $U_П = 5В$; коэффициент разветвления по выходу $K_{РАЗ} = 10$; максимальный ток одного входа в режиме логического нуля $I_{ВХ.max0} = 1.6$ мА.

Домашнее задание №5. На рисунке представлен субтрактор (сумматор в режиме вычитания). На схеме P_n – сигнал переноса; петля P_n–P_0 – циклический перенос. Элемент (=1) реализует функцию неравнозначности. Нарисовать две серии временных диаграмм процесса вычитания $A – B$, когда $A = 10$; $B = 3$ и когда $A = 3$; $B = 10$. Перечень сигналов на временных диаграммах: четырехразрядные слова в двоичном представлении $a_3 \ldots a_0$; $b_3 \ldots b_0$; $B_3 \ldots B_0$; $S_3 \ldots S_0$; $So_3 \ldots So_0$, а также одиночные сигналы *inv*, P_n. Временные диаграммы завершаются с появлением на шине $So_3 \ldots So_0$ и проводнике P_n правильного результата вычитания.



3.4 Темы лабораторных работ

Работа №1. Способы минимизации логических функций

Работа №2. Минимизация недоопределенных и системных логических функций

Работа №3. Универсальные логические модули на основе мультиплексоров

Работа №4. Проектирование автоматов на триггерах

Работа №5. Двоично-кодированные счетчики с произвольным модулем

3.5 Темы для самостоятельной работы

Тема №1. Вспомогательные элементы цифровых узлов и устройств. Некоторые типовые ситуации при построении узлов и устройств на стандартных ИС.

Тема №2. Универсальные логические модули на основе мультиплексоров. Компараторы.

Согласована на портале № 7127

Тема №3. Синхронизация в цифровых устройствах. Регистры и регистровые файлы.

Тема №4. Использование программируемых ЗУ для решения задач обработки информации. Статические запоминающие устройства.

Тема №5. Микропроцессор серии 1821 (Intel 8085A). Схемы подключения памяти и внешних устройств к шинам микропроцессорной системы.

Тема№6. Программируемые контроллеры прерываний. Контроллеры прямого доступа к памяти.

Тема №7 Схемы с двунаправленными выводами. Программируемая матричная логика с разделяемыми конъюнкторами.

Тема №8. Параметры и популярные семейства СБИС программируемой логики. Интерфейс JTAG. Периферийное сканирование. Программирование в системе (ISP).

Тема №9. Методика и средства автоматизированного проектирования цифровых устройств. Автоматизированное проектирование цифрового устройства с использованием языков описания аппаратуры.

3.6 Экзаменационные вопросы

Билет №1.

1. Этапы проектирования произвольной логики комбинационного типа.

2. Используя тождества и законы Булевой алгебры, минимизировать выражение и определить «цену» результата $y = x_3\bar{x}_2\bar{x}_1 + \bar{x}_3x_2\bar{x}_1 + x_3x_2\bar{x}_1 + \bar{x}_3\bar{x}_2\bar{x}_1$.

Билет №2.

1. Двоичные дешифраторы. Наращивание размерности дешифратора.

2. С помощью карты Вейча минимизировать выражение $y = \bar{x}_3x_2x_1 + \bar{x}_3\bar{x}_2x_1 + x_3\bar{x}_2x_1 + \bar{x}_3x_2\bar{x}_1$ и определить «цену». По полученной форме составить принципиальную схему устройства.

Билет №3.

1. Приоритетные и двоичные шифраторы. Указатели старшей единицы. Наращивание размерности приоритетного шифратора.

2. Составьте схему трехвходового мажоритарного устройства. На его выходе должна появляться логическая единица, когда на любой паре входов присутствуют логические единицы.

Билет №4.

1. Мультиплексоры и демультиплексоры. Универсальные логические модули на основе мультиплексоров. Три способа настройки.

2. Минимизировать логическую функцию $y = \bar{x}_3x_2x_1 + \bar{x}_3\bar{x}_2x_1 + x_3\bar{x}_2x_1 + x_3\bar{x}_2\bar{x}_1$ с учетом того, что на наборах $x_3x_2x_1$ и $\bar{x}_3\bar{x}_2\bar{x}_1$ функция не определена. Определить «цену» полученного выражения.

Билет №5.

1. Пирамидальные структуры УЛМ. Разложение логической функции по К.Шеннону.

2. Составить схему фрагмента 4-входового дешифратора, на выходе которого должен устанавливаться логический ноль при входном коде 1011.

Билет №6.

1. Компараторы. (Схему компаратора с тремя выходами для сравнения двух разрядов многоразрядных слов – не надо).

2. Провести минимизацию логической функции четырех аргументов, исходный вид которой задан таблицей истинности.

X4	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
X3	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1

Согласована на портале № 7127

X2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
X1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
Y	1	1	1	1	0	0	0	0	1	1	0	0	1	1	1	1

Билет №7.

1. Задачи контроля ошибок. Мажоритарные системы. Контроль по модулю 2. Схемы свертки. Контроль логического преобразования.

2. Составить схему фрагмента шифратора, на выходах которого должен устанавливаться 4-элементный код 1001 при активации заданного входа.

Билет №8.

1. Типы сумматоров. Одноразрядный сумматор. Распространенное схемотехническое решение реализации одноразрядного сумматора.

2. На базе дешифратора реализовать логическую функцию $y = \bar{x}_2 x_1 x_0 + \bar{x}_2 \bar{x}_1 x_0 + x_2 \bar{x}_1 x_0 + \bar{x}_2 \bar{x}_1 \bar{x}_0$.

Билет №9.

1. Последовательный сумматор. Параллельный сумматор с последовательным переносом. Параллельный сумматор с параллельным переносом. (Схему на элементах И-НЕ с параллельным переносом – не надо).

2. Определить число, соответствующее минимальному количеству входов, которое должен иметь ведущий дешифратор в схеме расширения разрядности, чтобы при трехразрядных ведомых дешифраторах получить 32 выхода. Составить схему такого устройства.

Билет №10.

1. Арифметико-логические устройства (таблицу – не надо). Алгоритм вычитания двоичных чисел.

2. Составить схему, в которой выход №5 трехвходового дешифратора не активируется входным кодом.

Билет №11.

1. Сумматоры групповой структуры. Сумматоры с параллельным межгрупповым переносом. Сумматор с условным переносом. Накапливающий сумматор.

2. Составить схему расширения разрядности и определить адреса на входах ведущего и ведомых трехвходовых дешифраторов для активации 12-го по порядку выхода устройства со второго по порядку выхода ведущего дешифратора.

Билет №12.

1. Матричные умножители.

2. На базе мультиплексора составить схему устройства, реализующего функцию:

$$y = x_2 x_1 \bar{x}_0 + x_2 \bar{x}_1 x_0 + \bar{x}_2 x_1 x_0 .$$

Билет №13.

1. Триггерные устройства. Классификация. Определения. Схемы фиксаторов. Способы описания триггеров.

2. Определить число, равное наибольшему количеству информационных входов, которое можно получить при расширении разрядности мультиплексоров, имеющих только по четыре информационных входа.

Билет №14.

1. Схемотехника триггерных устройств. Триггер D. Триггер T. Двухступенчатый триггер. Запрещенная комбинация для RS-триггера.

2. Последовательно, начиная с ведомого, определить коды на адресных входах 8-разрядных мультиплексоров в схеме расширения разрядности для коммутации двенадцатого по порядку входа с выходом устройства.

Билет №15.

1. Синтез синхронного RS-триггера. Синтез D-триггера. Синтез RS-триггера с динамическим управлением. Синтез двухступенчатых синхронных триггеров. Синтез одноступенчатого JK-триггера с внутренними задержками.

Согласована на портале № 7127

2. Начиная с младшего, определить номера активных выходов демультиплексора, если четвертый разряд кода, изменяющегося в пределах 0000-1111, поступает на прямой информационный вход, а три младших – на адресые.

Билет №16.

1. Ввод логических сигналов от механических ключей. Синхронизаторы одиночных импульсов. Ввод асинхронных данных.

2. Составить схему цифрового компаратора для сравнения на равенство двух двухразрядных слов.

Билет №17.

1. Проектирование автоматов с памятью. Этапы.

2. Составить схему цифрового компаратора для сравнения на неравенство двух двухразрядных слов.

Билет №18.

1. Синхронизация в цифровых устройствах. Параметры тактовых импульсов.

2. Информация со входа D10 мультиплексора надо передать на выход 6 демультиплексора. Определить коды, которые надо выставить на адресных входах того и другого элемента.

Билет №19.

1. Структура устройств синхронизации. Размножение тактовых импульсов. Коррекция расфазирования синхросигналов.

2. При каком логическом потенциале на выходе (0 или 1) выходное сопротивление базового элемента ТТЛ будет меньше? Ответ обосновать.

Билет №20.

1. Однофазная синхронизация. Проектирование однофазной системы синхронизации. Двухфазная синхронизация.

2. Составить схему цифрового компаратора для проверки A > B, где A и B – трехразрядные слова.

4. Методические материалы

Для обеспечения процесса обучения и решения задач обучения используются методические материалы, определяющие процедуры оценивания знаний, умений, навыков и (или) опыта деятельности, характеризующих этапы формирования компетенций.

Методические материалы приведены в рабочей программе «Схемотехника компьютерных технологий и микроэлектронные устройства» в разделах:

12.1 Основная литература

1. Калабеков Б.А. Цифровые устройства и микропроцессорные системы. – М.: Горячая линия - Телеком, 2007. – 336 с.

12.2 Дополнительная литература

1. Разевиг В.Д. Схемотехническое моделирование с помощью Micro-CAP 7. – М.: Горячая линия – Телеком, 2003. – 368 с.

2. Каплан Д. Практические основы аналоговых и цифровых схем. М.: Техносфера, 2006. – 174 с.

3. Фрике К. Вводный курс цифровой электроники: Учебное пособие для ВУЗов. М.: Техносфера, 2004. – 426 с.

4. Медведев Б.Л. Практическое пособие по цифровой схемотехнике. М.: Мир, 2004. – 407 с.

12.3 Учебно-методические пособия и программное обеспечение

1. Озеркин Д.В. Методические указания для проведения практических занятий по дисциплине «Схемотехника компьютерных технологий» для студентов специальности

Согласована на портале № 7127

210201 «Проектирование и технология радиоэлектронных средств». – Томск, ТУСУР, 2011 – 10 с.

2. Озеркин Д.В. Схемотехника компьютерных технологий. Компьютерный лабораторный практикум для студентов специальностей 210201 «Проектирование и технология радиоэлектронных средств» и 160905 «Техническая эксплуатация транспортного радиооборудования». – Томск, ТУСУР, 2012. – 185 с.

3. Озеркин Д.В. Схемотехника компьютерных технологий. Методические указания по организации самостоятельной работы студентов заочной формы обучения. – Томск, ТУСУР, 2012. – 23 с.

4. Программа схемотехнического моделирования MicroCAP 10.

Согласована на портале № 7127